基于FS7140的脉冲信号发生器

　　FS7140是AMI半导体公司生产的一个可编程锁相环时钟发生器集成电路，它的内部结构如图1所示。它采用SSOP16引脚封装，引脚XIN和XOUT接晶振，REF外接参考时钟源。ADDR0-1为I 2 C总线器件地址。SCL和SDA为I 2 C时钟和数据端，IPRG接ECL输出上拉电阻，CLKP 和 CLKN为时钟差动输出端，V DD 和V SS 分 别为3.3V电源和地端。锁相环由参考频率分频器N R 、相位频率检测器RFD、充电泵、内部环形滤波器、压控振荡器VCO、反馈分频器 N F 和过分频器N PX 等几部分组成。

　　参考频率fREF由晶体振荡器或外部频率源REF产生。过分频器（由3个分频器组合而成）跟踪锁相环PLL，得到输出频率。

　　N P1 、 N P2 、 N P3 和N PX 的关系为：N PX = N P1 ×N P2 ×N P3 ，N P1 、 N P2 、 N P3 分别为4位、4位和2位二进制数组成，N P1 取值范围为0~11，N P2 取值范围为0~11，相当于除以1?12，N P3 取值范围为0~3，相当于除以1，2，4，8。N PX 取值范围为1~12×12×8。

　　参考分频器源的选择由RDFDSRC为决定选择外部晶振或REF引脚。上电该位为0，选择晶振。反馈分频器的源通过FBKDSRC选择VCO输出或N PX 输出。上电该位为0，选择VCO输出。SHUT 1 和SHUT 2 用于掉电和正常供电，上电时该2位为00正常供电，通过I 2 C串口送入11，进入 后备掉 电状态。CMOS位用于选择FS714 0的CLKP和CLKN输出是PECL还是CMOS输出电平，为0时是PECL，为1时是CMOS。CP[1：0]为充电泵电流选择，LR为环形滤波器电阻选择，LC为环形滤波器电容输出。FS7140上述各分频器和寄存器的详细定义见表1。表1中的8个8位寄存器在加电时全部为0，保留位必须设置为0，可通过I 2 C总线接口读写。该器件的I2C总线接口是一个标准的I 2 C时序，对它的读写可参考AT24CXX系列EEPROM的操作程序。

由STC125410、FS7 140组成的信号发生器

　　用STC125410(MCS51系列单片机)和FS7410组成的脉冲信号发生器结构如图3所示。STC125410没有硬件I 2 C接口单元电路，用P1.1和P1.2引脚通过软件模拟I 2 C总线时序，对FS7140进行读写操作。 STC125410的7个AD通道各接一个电位器，分别用于设置寄存器的值。AD 0 用于设置N R 的低10位，AD 1 用于设置NR的高2位，组合AD 0 和AD 1 转换值为N R 的12位值。同理，AD 2 和AD 3 用于产 生N F 的14位值。AD 4 、AD 5 、AD 6 分别对应N P1 、N P2 、和N P3 ，用于产生N PX 的10位值。将STC125410读取的AD 0～6 的值 ，即N R 、N F 、N PX 带入公式（2）计算出的f CLK 送入MAX7219进行显示输出。ADDR 0-1 为器件地址，不同的组合使该STC125410通过I 2 C可以访问4片FS7140。串行接口用于STC125410的ISP编程。当FS7140用REF输入时钟信号时，利用STC125410的PWM输出频率时钟到REF。

结束语

　　用FS7140设计的脉冲信号发生器具有数字化、高、高分辨率、电路简单等特点，可广泛应用于需要高、高速度、小体积的领域。

参考文献:

[1]. ECL datasheet https://www.dzsc.com/datasheet/ECL_2043152.html.
[2]. PECL datasheet https://www.dzsc.com/datasheet/PECL_1200546.html.
[3]. AT24CXX datasheet https://www.dzsc.com/datasheet/AT24CXX_2308711.html.
[4]. MAX7219 datasheet https://www.dzsc.com/datasheet/MAX7219_1019200.html.