系统设计和实现
通常来说,一个嵌入式系统的开发过程如下:
确定嵌入式系统的需求;
设计系统的体系结构:选择处理器和相关外部设备,操作系统,开发平台以及软硬件的分割和总体系统集成;
详细的软硬件设计和RTL代码、软件代码开发;
软硬件的联调和集成;
一、步骤1:确定系统的需求:
嵌入式系统的典型特征是面向用户、面向产品、面向应用的,市场应用是嵌入式系统开发的导向和前提。一个嵌入式系统的设计取决于系统的需求。
1、MVB总线简介
列车通信网(Train Communication Network,简称TCN)是一个集整列列车内部测控任务和信息处理任务于一体的列车数据通讯的IEC国际标准(IEC-61375-1), 它包括两种总线类型绞线式列车总线(WTB)和多功能车厢总线(MVB)。
TCN在列车控制系统中的地位相当与CAN总线在汽车电子中的地位。多功能车辆总线MVB是用于在列车上设备之间传送和交换数据的标准通信介质。附加在总线上的设备可能在功能、大小、性能上互不相同,但是它们都和MVB总线相连,通过MVB总线来交换信息,形成一个完整的通信网络。在MVB系统中,根据IEC-61375-1列车通信网标准, MVB总线有如下的一些特点:
拓扑结构:MVB总线的结构遵循OSI模式,吸取了ISO的标准。支持多4095个设备,由一个中心总线管理器控制。简单的传感器和智能站共存于同一总线上。
数据类型:MVB总线支持三种数据类型:
a.过程数据:过程变量表示列车的状态,如速度、电机电流、操作员的命令。过程变量的值叫过程数据。它们的传输时间是确定的和有界的。为保证这一延迟时间,这些数据被周期性地传送。
b.消息数据:消息被分成小的包,这些包分别被编号并由目的站确认。消息包及与之相关的控制数据形成消息数据。消息数据以命令方式传输。功能消息被应用层所使用;服务消息用于列车通信系统自身的管理等。
c.监视数据:是短的帧,主设备用它作同一总线内设备的状态校验、联机设备的检测、主权传输、列车初运行和其它管理功能。
介质访问形式:MVB总线支持RS485铜介质和光纤。其物理层的数据格式为1.5Mbps串行曼彻斯特编码数据。
MVB的介质访问是由总线管理器BA进行管理的,总线管理器BA是的总线主设备,所有其它设备都是从设备。主设备按照某种预定的顺序对端口进行周期性轮询,在周期的间隔中,主设备转而处理偶发性请求。
可靠性措施:MVB容错措施包括
发送的完整性:链路层有扩充的检错机制,该机制提供的汉明码距为8,可检测位、帧和同步错误。
故障的独立性:通常对铜介质进行完全双份配置,以确保设备故障的独立性。
发送的可用性:可用性可以通过介质冗余、电源冗余、管理器冗余等措施得以提高。
2、MVB系统的基本需求如下:
a. 完全与IEC-61375-1(TCN) 国际标准兼容,支持MVB总线定义的三种数据类型过程数据,消息数据,监视数据。
b. 系统可配置成为:
i. 总线管理器(BA)功能
ii. 总线管理器(BA)功能和通信功能
iii. 独立的通信功能
c. 采用ARM7TDMI的处理器
d. 采用实时操作系统
e. 供TCN的实时协议栈协议(RTP)
f. 支持 4096 逻辑端口的过程数据
g. 支持与上位PC104主机的双口RAM接口
h. 输入电压5V
i. 工作环境温度:-40℃~75℃
3、其他需求
多功能车辆总线MVB系统与用户的列车控制系统同步设计,有着严格的时间限制。
二、步骤2:设计系统的体系结构,协同分配硬件/软件方面的要求
嵌入式系统包含硬件和软件两部分:硬件架构上以嵌入式处理器为中心,配置存储器、I/O设备、通信模块等必要的外设;软件部分以软件开发平台为,向上提供应用编程接口(API),向下屏蔽具体硬件特性的板级支持包BSP。嵌入式系统中,软件和硬件紧密配合,协调工作,共同完成系统预定的功能。根据OSI的七层模型可以确定链路层和物理层由硬件实现,其他各层由软件实现,如图1。
图1:MVB的OSI模型和MVB系统软硬件划分。 |
1、嵌入式操作系统选择:
根据系统的需求和以上的原则,在MVB系统中采用了Vxworks实时操作系统,VxWorks是风河公司(Windriver)开发的实时操作系统之一,以其的可靠性、实时性及内核的可裁减性,被广泛应用于通信、军事、航天、航空、工业控制等关键行业领域,其开发环境为Tornado。
2、处理器的选择:
在为嵌入式系统选择处理器时需要考虑以下几个方面:
3、相关外部设备的选择:
在确定操作系统和处理器之后,就可以确定相关的外部设备,如FLASH,RAM,串口等等。在MVB系统中,MVB控制器MVBC(Multifunction Vehicle Bus Controller)是一个MVB电路和实际的物理设备之间的接口控制器,它的主要功能是实现MVB总线信号与数据帧的编解码,纠错等功能,是本系统中要实现的关键的硬件模块。由于系统规模,上市时间等方面的要求,系统暂时不考虑ASIC实现,因此在MVB系统中用FPGA来实现这个关键模块,FPGA是ASIC灵活和合算的替代方案。考虑到系统需求与FPGA资源,成本,供货情况等因素,终选择了Altera公司的Cyclone系列FPGA,其开发工具是Quartus II。
4、MVB系统架构
由以上的需求分析和选型,完整的系统硬件架构和软件架构如图2图3所示
图2:MVB系统的硬件架构。 |
图3:MVB系统的软件架构。 |
其中,处理器和 MVBC通过Traffic Memory(TM)进行通讯数据交换,所有软件和MVBC要交换的控制信息和数据都可以在TM地址空间中找到,这个地址空间对处理器和MVBC都是可访问的。其示意图4如下
图4:Traffic Memory。 |
三、步骤3:详细的软硬件设计和RTL代码、软件代码开发
在系统架构确定的基础上,详细的软硬件设计就可以开始了。
1、硬件设计
硬件设计设计包括了MVB控制器的FPGA设计和MVB总线系统的板级设计,其中关键的MVB控制器的设计如图5
图5:MVB控制器的框图。(点击放大该图) |
如图所示,MVB控制器包含以下功能模块:
由于在MVB系统中,过程数据,消息数据,监视数据是三种不同的通讯机制,因此,MVB系统软件的模块设计如图6。
图6:MVB系统软件模块。 |
四、软硬件的联调和集成
下面,以一个简单的例子来说明MVB系统的软硬件的集成和验证。
过程数据在MVB系统中是周期性发送的数据,其在本系统中的通讯机制如下:对于发送方,用户应用模块将一个端口的过程变量发送给过程数据处理模块,过程数据处理模块按照逻辑端口的设置定时通过链路层接口模块更新Traffic Memory当中的相应逻辑端口的数据,此时发送方软件的任务完成。发送方的MVBC硬件接收总线管理器BA定时发出的主帧,通过译码器解码得到相应的逻辑端口的值,通过查询Traffic Memory相关的逻辑端口发送设置后将MVBC自动设置为发送状态,将逻辑端口的数据作为过程数据从帧通过编码器发出,如图7所示:
图7:过程数据通讯示例。 |
对于接收方,其接收过程与发送方相逆,接收方的MVBC硬件接收总线管理器BA定时发出的主帧,通过译码器解码得到相应的逻辑端口的值,通过查询Traffic Memory相关的逻辑端口接收设置后将MVBC自动设置为接收状态将,在收到发送方发出的从帧后更新相应逻辑端口在Traffic Memory的数据并发出中断信号从而完成硬件的接收过程。接收方的软件可以用中断或定时查询的方式通过过程数据处理模块得到更新后的逻辑端口的过程数据
五、系统的测试
在本系统中,系统的测试即包括了软件的测试,也包括了硬件,FGPA的测试,在本文中不再赘述。
结束语
上述的MVB系统现已运行在列车控制系统中,成功实现对列车的运行控制、机车控制、车辆控制、状态监测、故障诊断。当然,如有需要,本文中的MVB系统可以转化成为ASIC设计,从而成为一个SOC的嵌入式系统。
免责声明: 凡注明来源本网的所有作品,均为本网合法拥有版权或有权使用的作品,欢迎转载,注明出处。非本网作品均来自互联网,转载目的在于传递更多信息,并不代表本网赞同其观点和对其真实性负责。