如何利用FPGA降低PCI Express的应用成本

      PCI Express是一种利用时钟数据恢复(CDR)技术实现的高速串行I/O的技术。它不采用系统同步或源同步时钟，而是采用一个被嵌入到数据流并由接收端接收恢复的时钟。一般地说，串行I/O减少了引脚数量，从而进一步减少了印刷电路板上走线的数量、缩小了电路板的面积、减少了层数并也简化了PCB的排版和设计(图2)。引脚越少，噪声和电磁干扰就越小。CDR解决了宽的并行总线中流行的时钟与数据之间的偏移问题，使互连实现更为简单。把这些优势—更小和更薄的PCB、更便于排版、更小的外形及更少的散热需求—结合起来，就可以极大地节省成本。

图2：与传统的互连相比，采用PCI Express可以减少系统开发的成本。

      基于PCI Express的标准产品，如芯片组、图形处理器和支持标准PCI Express架构的交换机现在已经大批量供货，采用这些产品的PC和服务器已经开始大批量生产。事实上，人们已经可以买到售价低于1000美元、配备三个PCI Express插槽的PC。此外，人们也能买到基于FPGA的PCI Express实现方案，其中采用了配备IP核的Xilinx公司的Spartan-3或Virtex-4 FPGA。尽管标准芯片制造商和早期的用户过去把这些实现方案用作原型工具，目前，它们是取得嵌入式市场(例如通信、存储、工业或医疗)各种技术成功的关键。

图3：PCI Express应用的路线图。 

      尽管PCI Express在个人计算机和服务器领域的应用是理所当然的，其在嵌入式领域的应用将由可编程逻辑所驱动。大多数嵌入式处理器目前采用与PCI不同的本地总线。大多PCI Express针对应用的标准产品(ASSP)支持把PCI作为后端总线的选择。这使得基于FPGA的PCI Express方案成为嵌入式市场的理想选择。FPGA还减少了供应链成本，相当于极大地降低了系统成本，更为重要的是，设计工程师能够以更快的上市时间来实现优化设计，而这又意味着增加赢利。

设计嵌入式系统

      一般来说，嵌入式设计并不是完全依赖于标准架构或规范。嵌入式设计工程师通常向现有的标准添加其自有的“秘制”件，例如PCI Express，以便于创造一种与竞争对手有差异的方案。为此目的，将尽可能采用诸如PCI Express和根联合体(root complexes)之类的标准产品以降低成本，而关键功能如协议桥接和流量管理将在定制逻辑中被实现(如ASIC或FPGA)。有时侯，设计要求能做协议转换，例如从PCI Express到MPEG流的转换。如果批量足够大，ASSP可以提供这种功能；尽管在大多数实例中不存在这种情况。在FPGA中，PCI Express的可用性让设计工程师有能力创造一种严格匹配其要求的设计，而不是硬性往现有产品中塞入新的设计。采用MIP的处理器，设计工程师可以轻松地用FPGA创造一种桥接设计，例如，支持HyperTransport到PCI Express的交换的桥接。这个桥接然后可以跟廉价的PCI Express外设对话，相比之下，HyperTransport外设更为昂贵。

      作为保护赢利的一个手段，对于设计工程师的另一个要求就是减少总的系统成本。有几个因素会增加总的系统成本，它们包括：管理供应链的成本如存货成本、产品质量成本及与设计和制造相关的成本；掩模成本；再次流片的成本；及装配成本。此外，还有与产品的上市时间和存续时间(指产品上市之后的生存期的延续时间)相关的成本。产品上市越快，产品在市场中寿命越长，对企业的和赢利线的影响就越大。

      虽然可编程能力、快的上市时间和长的存续时间是FPGA的的价值命题，但是，降低总的系统成本却是另外一个有时被忽视的巨大优势。采用PCI Express元件的主要优势之一是其成本比PCI更低。基于FPGA的PCI Express实现方案因此可以驱动廉价的PCI Express标准产品在嵌入式领域的应用。这将让客户能够在减少成本的同时提供满足市场峰值和谷值需求的能力。

供应链的真实成本

      传统上，系统公司有许多不同的设计要采用多种类型的半导体器件、电缆、连接器、背板和机箱，基于这样一个事实，他们要维系一大批供应商的关系。虽然这对工程团队选择其系统设计所需要的部件提供了完全的灵活性，但是，也增加了企业运营的复杂性和成本。当企业资金宽裕的时候，人们容易忘却该成本；而当企业资金拮据的时候，向较少的、更为稳定的供应商采购可以极大地减少该成本。

      系统公司传统上还在他们的库存中储存大量供应商的产品。不幸的是，存储如此多的货物的成本可能每天高达几百万美元，原因有若干因素，例如元器件报价的下降和产品退化。例如，考虑到诸如芯片组之类的元器件在它们的生命期中可能降价40-50%，储存高价元器件导致的损失可能是巨大的。在2001年的低迷时期，大多数囤积过多库存的系统供应商因清仓导致的损失高达几十亿美元。当他们从支持一个标准向支持其它标准转移时，会导致库存中满足老标准要求的所有元器件报废。以上述的HyperTransport为例，如果一家公司决定从衰退中的HyperTransport标准向PCI Express转移，基于FPGA的PCI Express实现方案可能是避免MIPS处理器退化的选择。

      供应商太多，意味着要付出大量的金钱和时间来多种部件。例如，考虑到PCI Express外设购自不同的供应商，每一个产品都可能有不同的设计要求；而采用不同芯片的设计对硬件(如PCB设计指南和电源)和软件(如固件、驱动软件和工具)也有不同的要求，因此，要对设计的每一个部件实施硬件和软件测试及调试。因为通用规范不管用，公司还要针对设计中的不同部件撰写不同的测试文件。相比之下，采用FPGA作为的PCI Express外设意味着仅仅需要一种产品流程。一旦FPGA被合格，任何设计工程师都可以自由采用。这就解释了为什么大多数OEM现在已经FPGA供应商列表而设计工程师被容许购买写在列表上的元器件。

      随着PCI Express用量开始扩大，企业将拥有从多家供应商购买芯片阻、外设、处理器和DSP的灵活性，以便获得尽可能的单位成本。然而，这样的方法可能使供应链成本飞涨到难以管理的水平，只有这个时候更低成本才是为关键的。

      对于希望从PCI Express的更低成本受益的企业来说，嵌入式设计的方案就是选择FPGA。虽然FPGA的基本价值命题—减少依赖ASIC和标准产品的风险—仍然是一致的，新型的FPGA正在性能、密度和功率前线取得重大进展，以满足大多数嵌入式应用的需要。所有主要的FPGA供应商也为嵌入式应用产品的批量生产提供非常具有成本竞争力的降价路线。这种趋势的证据可以从ASIC的销量开始下降和FPGA的销量开始上升中看到(图4)。

图4：采用FPGA的设计开始增长(底部)而采用ASIC的设计开始下降(顶部)

      目前，FPGA供应商具有强大的资产负债表，客户可以信赖FPGA供应商的长期不间断供货能力。FPGA的灵活性意味着设计工程师本质上可以用同一裸片来设计不同的产品。一旦FPGA被合格，一个部件就可以服务多种应用。所减少的产品代码数量和库存线意味着设计工程师要管理的库存配件少了。例如，采用FPGA作为设计平台，容许设计一块运行在多种应用中的PCI Express附加卡，而仅仅需要改变一下位流值。所节省的库存和质量成本是巨大的。

      FPGA的另一个优势是提供验证满意度的能力。设计工程师不需要很长的交货期就可以购买的部件，他然后可以把设计到该器件中并观察是否工作。如果确实不工作，设计工程师可以改变设计并再次试运行。众所周知，整个过程实际上不是这么简单，而设计工程师必须对设计如PCI Express的根联合体执行广泛的仿真，但是，整个实验可以被重复多次，而不必等待6到9周才能拿到块ASIC芯片。现在FPGA供应商及第三方IP公司提供容许实现这种设计的复杂的知识产权(IP)核。当在ASIC中实现这样的IP的时候，设计工程师必须介入广泛的质量过程，包括核查交付使用的产品的完整性、编程指南、设计规则检查(DRC)、验证及综合的质量。

      不管设计工程师采取多么细致的预防措施，设计通常都难免无法按计划工作，从而导致从新开始设计。采用复杂的IP核的设计便于在FPGA中实现。在此，总的挑战是满足性能要求。如果IP已经被设计为供ASIC使用，那么，它一定针对FPGA架构做了优化，以获得必不可少的性能。幸运的是，大多数供应商提供已经针对FPGA架构对IP核进行了调整。

的总成本

      显然，对于大多嵌入式应用来说(图5)，FPGA提供了比ASIC或ASSP更具优势的总成本所有权。FPGA更低的总成本所有权源于其灵活性和降低总系统成本的能力。可编程逻辑消除了与供应链相关的额外成本，如库存、多供应商和质量的成本。

图5：FPGA提供巨大的总成本所有权优势。