实现Ethernet over SDH的嵌入式系统研究

       摘要：简要介绍了Ethernet over SDH(EoS)系统的结构原理，阐述和分析了EoS的LAPS协议技术，给出了使用FPGA完成SDH网络和以太网的连接，从而实现EoS的嵌入式系统设计方案。

     关键词：EoS；以太网；SDH；嵌入式系统

随着波分复用技术和高速以太网技术的发展，骨干网的带宽呈几何级数增长，已达到了吉比特甚至更高的水平。而连接骨干网和用户网的接入网的速率却没有太大的提高，已成为网络发展的瓶颈。要想实现高速、可靠的接入，使终端用户充分利用骨干网的巨大容量，必须采用新的高速接入技术。ＳＤＨ技术已非常成熟，其安全性好，可靠性高；用ＳＤＨ传输网络承载以太网ＩＰ包以实现网络用户的远程接入或异地局域网互连，是一种非常方便的实现方案。

１ ＥｏＳ系统结构

Ｅｔｈｅｒｎｅｔ ｏｖｅｒ ＳＤＨ系统的结构如图１所示。

Ｅｔｈｅｒｎｅｔ ｏｖｅｒ ＳＤＨ系统是以以太网ＩＰ数据包交换为基础的光广域网，它本质上采用的是面向无连接的机制，内在的全网状连接适合于分布式通信的无连接网络，它将以太网的交换灵活性和资源优化能力与现有ＳＤＨ光网络的大容量、高带宽效率和低协议开销相结合，是一种高速、经济的数据接入系统。Ｅｔｈｅｒｎｅｔ ｏｖｅｒ ＳＤＨ系统实现的关键是在ＳＤＨ设备上增加以太网接口设备或者以太网协议转换设备，以提供帧映射和ＶＣ级联等功能。本文将使用ＦＰＧＡ和相关芯片构建图１中所示的以太网协议转换设备。

２ ＥｏＳ协议的层次模型

Ｅｔｈｅｒｎｅｔ ｏｖｅｒ ＳＤＨ协议的层次模型如图２所示，该协议分为三层：其中网络层为ＴＣＰ和ＩＰｖ４／ＩＰｖ６；链路层由ＬＬＣ／ＭＡＣ／ＬＡＰＳ三个子层组成物理层为ＳＤＨ传输网。

Ｅｔｈｅｒｎｅｔ ｏｖｅｒ ＳＤＨ按照ＩＴＵ－Ｘ．８６的规定采用ＬＡＰＳ对以太网ＩＰ数据包进行链路层封装，从而将以太网帧映射到ＳＤＨ帧中，其协议层次模型为ＩＰ／Ｅｔｈｅｒｎｅｔ／ＬＡＰＳ／ＳＤＨ。 

３ ＥｏＳ的帧格式

ＬＡＰＳ（Ｌｉｎｋ Ａｃｃｅｓｓ Ｐｒｏｃｅｄｕｒｅ ＳＤＨ，ＳＤＨ上的链路接入规程）协议帧是 ＨＤＬＣ协议帧的一种变体，它可提供数据链路服务及协议规范，并可专门对ＳＤＨ网络所需传送的ＩＰ数据包进行封装以便对封装后的以太网帧进行定界（采用标志定界）。

使用 ＬＡＰＳ实现Ｅｔｈｅｒｎｅｔ ｏｖｅｒ ＳＤＨ时其帧映射过程分两步：一是将以太网的ＭＡＣ帧封装成ＬＡＰＳ协议帧；二是将ＬＡＰＳ协议帧映射到ＳＤＨ帧中。

将以太网的ＭＡＣ帧封装成ＬＡＰＳ协议帧的过程如图３所示。通过ＬＡＰＳ可将ＭＩＩ接口接收到的ＭＡＣ帧使用ＲＳ（协调子层）去掉前导（Ｐｒｅａｍｂｌｅ）码、帧起始定界符（ＳＦＤ）和扩展字段（Ｅｘｔｅｎｓｉｏｎ），然后封装入ＬＡＰＳ协议帧。

４ ＥｏＳ的嵌入式系统设计

ＥｏＳ嵌入式系统通常应该包含以下三部分：以太网接口部分、协议转换部分、光接口部分。其中以太网接口部分用于接收以太网数据，并对本地网络进行流量控制；协议转换部分负责帧结构转换，同时协调三部分的运作；而光接口部分则使用成帧器实现ＳＤＨ网络数据的上下路。

４．１ 以太网接口部分

以太网接口部分使用的是双口千兆以太网控制芯片ＩＸＦ１００２。ＩＦＸ１００２提供有两个全双工的独立高性能千兆以太网接口，支持ＧＰＣＳ层的接口管理。当ＩＦＸ１００２设置ＳＮＭＰ和ＲＭＯＮ管理计数后，便可通过ＭＣＵ８／１６接口进行访问操作。每一个ＭＡＣ接口包括一个４ｋ字节的接收ＦＩＦＯ和一个２ｋ字节的发送ＦＩ-ＦＯ，所有数据都可以在公共的高性能ＩＸＢＵＳ总线上传输。此外，ＩＦＸ１００２芯片完全兼容ＩＥＥＥ ８０２．３和ＩＥＥＥ８０２．３ｚ标准，支持自协商和流量控制。

    ＩＸＦ１００２可以通过对以太网数据包包头的处理达到提前过滤地址的目的；在包的传输中，芯片具有ＩＥＥＥ Ｐ８０２．１Ｑ的ＶＬＡＮ标签添加、删除和替代功能；而当包发生错误时，它会提供忽略或停止发送的选择；同时，还提供可编程的无效数据包自动过滤功能；当ＦＩＦＯ上出现无效数据包的时候，芯片可以发出通知信号。

本设计中， ＩＸＦ１００２的ＩＸＢＵＳ工作在Ｓｐｌｉｔ（双向３２位传输）模式（如图４所示），它使用ｆｐｓ ｒｘｆ、ｓｏｐ ｒｘｆ、ｅｏｐ ｒｘｆ．、ｆｐｓ ｔｘｆ、ｓｏｐ ｔｘｆ、ｅｏｐ ｔｘｆ信号线进行握手控制，使用双向３２位数据总线进行数据传输，并可以通过访问ｆｂｅ ｌ７：０来查询当前传输的数据是否有效。

４．２ 协议转换部分

协议转换部分可通过高速ＦＰＧＡ实现。本设计选择两片Ａｌｔｅｒａ公司的ＡＰＥＸ２０Ｋ２００Ｅ（Ｉｎｇｒｅｓｓ数据和Ｅｇｒｅｓｓ数据各一片）来管理不同方向的数据；同时为每一片ＦＰＧＡ配备了一块片外ＳＤＲＡＭ以做为单向ＦＩＦＯ数据缓冲器。本部分的主要功能有：

●通过以太网控制芯片的接口总线ＩＸＵＳ获取和发送数据；

●可按照标准速率及总线宽度将数据传送给ＳＤＨ成帧器，同时接收成帧器的数据；

●发送、接收、处理网络控制芯片以及成帧器的握手信号；

●实现ＬＡＰＳ帧映射，包括自扰码和速率匹配；

●将经过处理的数据存储于相应的外部存储器内，等待发送；

●提供与ＭＣＵ的接口，接受管理控制；

●进行各种流量统计，实施流量控制。

下面是流量控制功能的具体实现过程。其中：Ｉｎｇｒｅｓｓ表示以太网到ＳＤＨ方向，Ｅｇｒｅｓｓ表示ＳＤＨ到以太网方向。

１以太网控制芯片接收本地以太网内针对本设备发出的ＰＡＵＳＥ帧，并告知Ｉｎ-ｇｒｅｓｓＦＰＧＡ，ＦＰＧＡ将此帧进行复制，并在不经ＩｎｇｒｅｓｓＦＩＦＯ列队的情况下直接送入ＳＤＨ网络，然后ＰＡＵＳＥ帧以快速度到达远端设备，以中止远端以太网中用户的数据发送。同样，如果本地Ｅ-ｇｒｅｓｓＦＩＦＯ缓冲器数据满，ＩｎｇｒｅｓｓＦＰＧＡ构造的ＰＡＵＳＥ帧也不经ＩｎｇｒｅｓｓＦＩＦＯ列队而直接向远端发送。

２ 当本地ＩｎｇｒｅｓｓＦＩＦＯ缓冲器数据满时，Ｅ-ｇｒｅｓｓＦＰＧＡ向本地以太网控制芯片发送ＰＡＵＳＥ通知，以太网控制芯片接收到通知后，向本地以太网用户发送ＰＡＵＳＥ帧以停止其数据发送。同样，如果是从ＳＤＨ网络上接收到ＰＡＵＳＥ帧，则ＥｇｒｅｓｓＦＰＧＡ立即发送ＰＡＵＳＥ通知到本地以太网控制芯片，再由以太网控制芯片的ＰＡＵＳＥ帧中止用户发送的数据。

３ 在ＭＣＵ控制下，ＥｇｒｅｓｓＦＰＧＡ和ＩｎｇｒｅｓｓＦＰＧＡ都具有ＸＯＮ／ＸＯＦＦ控制功能，可使整个流量控制更加快捷、合理，有利于保证数据的完整和正确。

本设计中，两片ＦＰＧＡ都可以对ＳＤＲＡＭ进行控制，并对其存储数据的容量进行计数，同时生成数据存储位置列表，指示数据包在存储器中的位置以提供给ＭＣＵ查询。

４．３ 光接口部分

光接口部分选用杰尔系统公司（Ａｇｅｒｅ Ｓｙｓｔｅｍ）的成帧器 ＴＤＡＴ０２１Ｇ２。该成帧器与ＦＰＧＡ的接口为ＵＴＯＰＩＡ。成帧器支持净荷的上下路，同时可为其发送处理的数据生成ＣＲＣ－１６／３２校验或检查接收数据的校验和是否有效。在ＳＤＨ网络侧支持四路的ＳＴＳ－３／ＳＴＭ－１或者两路的ＳＴＳ－１２／ＳＴＭ－４，本设计中采用后者。

    ＥｏＳ嵌入式系统框图见图５，需要说明的是，整个系统各个部分均有ＭＣＵ接口，可以使用一块低成本的５１单片机８０Ｃ３２０进行整个系统的协调控制。

５ 结束语

本文所提出的嵌入式系统可用作各种通用和专用ＳＤＨ网络和以太网设备的连接，如果在系统中加入解密加密功能，还可以构建基于ＥｏＳ技术的虚拟网ＶＰＮ，具有很好的应用前景。