如何为你的高性能系统挑选合适的低压降稳压器

时间:2005-07-25
大部分系统设计工程师可能都会同意线性稳压器是众多稳压器之中容易使用的一种,而且由于这个原因,也受系统设计工程师欢迎。但新一代的系统要求极为严格,因此只采用线性稳压技术的高性能系统会受到较多的制约,以致很难充分发挥其性能。这个发展趋势带出以下几个问题:系统设计工程师构思新产品时可以获得哪一方面的技术支持?采用线性稳压技术的直流/直流功率转换系统有什么优缺点?是否比采用其他线路布局的功率转换系统优胜?技术上又有什么局限?若以同一应用作比较,哪一类的低压降稳压器有较高的效率?不同厂商的线性稳压器是否有高下优劣之别?  

  看起来这些问题好像非常简单,其实问题的答案比我们想象复杂,因为需要考虑的重要因素及技术参数非常多,加上有关因素的重要性经常被人忽略,因此系统设计工程师做出取舍时必须小心谨慎。由于新产品的供电要求越趋严格,电路板的面积也不断缩小,加上系统必须保证能发挥基本的性能,因此我们必须为新产品挑选合适的低压降稳压器。好的低压降稳压器可以解决很多应用上的问题;若稳压器的选择不当,整个设计根本就无法落实执行。

  散热、效率及封装

  线性稳压器的输入功率并非完从输出端口输出,两者的相差都会转为热能耗散掉。功率耗散(Pd)可以根据以下的公式粗略估算:

  Pd =(Vin–Vout) * Iout

  若要更计算功率耗散,我们必须将Vin * Iq这个变项计算在内。功率耗散总额可以根据以下公式计算出来:

  Pd =(Vin–Vout) * Iout+Vin * Iq

  若按照上述两条公式,再将5伏(V)电压调低至1.5伏 (静态电流为300mA),那么线性稳压器耗散为热能的功率不会少于:

  (5–1.5) * 0.35 =1.225W

  究竟这个功耗量应视为高还是低呢?有关这个问题我们不可过早做出判断,我们必须根据芯片封装以及电路板的类型与面积 (若采用表面贴装封装),找出这些变项与温度上升幅度之间的函数关系,从而计算 1.225W 的功率耗散究竟会令温度上升多少。这样我们才可作出一个较为全面的判断,确定 1.225W 的功率耗散是高还是低。系统设计工程师一般都喜欢采用巧的封装,但这类封装的热阻值非常高,因此散热能力也差。

  标准SOT-23及SC-70等小巧封装的qJA值介于200度/W与400度/W之间。体积不大不小的SOT-223、TO-252(DPAK)及其它无掩蔽焊球SMD封装(包括PSOP及ETSSOP)的qJA值则介于50度/W与90度/W之间。

  一般来说,只有较大的封装(例如TO-220及TO-263)才有较理想的qJA值,其数值介于40度/W与60度/W之间。大致上,这是封装大小与温度上升幅度之间的变化规律,适用于除LLP之外的所有封装。由于LLP封装的内部结构较为特别,例如晶片以面向上、底朝下的方式置于金属面,而金属面则设于封装底部,并无任何掩蔽,因此这种超小型封装的热阻极低,甚至可媲美较大的封装,是目前一种热阻值这样低的超小型封装。

  上述数字对系统温度有什么影响?若功率耗散为Pd=1.225W,理论上2.85mmx3mm的SOT-23封装的温度至少会上升300度。6.6mmx9.7mm的DPAK封装的受热温度会比环境温度高80度,只有10.4mmx14.35mm的TO-263封装或2.9mmx3.3mm的 LLP封装才有较小的温度升幅(50度)。系统设计工程师若懂得如何选择合适的线性稳压器封装,便可大致知道是否需要改用开关稳压器。

  静态电流(Iq)及互补金属氧化半导体(CMOS)低压降稳压器

  静态电流(Iq)也称为操作电流或接地电流,是设计低功率、低操作电流及以电池供电的电子产品时需要考虑的其中一个重要因素。每当我们谈及1A、2A或3A恒流负载时,我们会否忽略静态电流所发挥的重要作用?系统设计工程师很多时都忽略这个问题 – 其实无视静态电流的重要性可能要付出很大的代价。系统的静态电流可能会随着负载电流的增加而大幅上升,确实升幅取决于低压降稳压器所采用的工艺技术。以双极低压降稳压器为例来说,3A负载电流的静态电流可能超过200mA。此外,CMOS低压降稳压器的静态电流极低,而且不受负载大小影响,若满载电流为3A,静态电流一般只有3mA至15mA;若负载电流为1A/2A,静态电流则介于100A与6mA之间。(参看图1所载有关供电电流与负载电流的函数关系图,图中比较的两款150mA低压降稳压器分别采用CMOS及双极工艺技术制造。)

  若输出电流为3A,静态电流是200mA还是6mA的问题究竟是否这样重要?正如上文所说,功率耗散总额是判断低压降稳压器解决方案实际可行与否的决定性指标,虽然在计算功率耗散的公式之中,个变项会随着不同的应用而改变 (亦即这个变项取决于输入电压与输出电压),但第二个变项则完全取决于静态电流的大小,而且可能是左右功率耗散实际大小的一个重要因素。以3.3伏的输入电压为例来说,200mA的静态电流会将功率耗散提高660mW,以如此高的功率耗散来说,有关的设计可能需要改用开关稳压器。若静态电流低至只有6mA,功率耗散则只会增加约20mW,这个增幅可说微不足道,因此功率耗散总额几乎不受任何影响。以如此低的静态电流来说,线性稳压器仍可发挥其作用,因此只要静态电流够低,系统设计工程师仍然可以选用CMOS线性稳压器。

  在决定选用哪一个静态电流数值之前,先查阅数据表内页所载的满载数值。目前业者都喜欢将或无负载的静态电流数值列于数据表内顶的一栏,工程师很多时以为这是满载数值,很易被这栏数字误导。

  压降及低输入电压的低压降稳压器

  低压降稳压器的压降是否真的很低?我们应再三思考这个问题。产品规格书上虽然标明所需压降为100mV,但这个数值只适用于某些应用情况,例如,输入电压若比稳压器芯片的输入电压大,压降便可能只有100mV,但系统若需要1.2伏或更低的输出电压 (目前许多应用都必须采用这样低的输出电压),而稳压器需要不少于2.5伏的输入电压操作,例如输入电压介于2.5伏与5.5伏之间的典型稳压器便需要2.5伏以上的输入电压,在这个情况下,真正压降是:2.5V-1.2V=1.3V,理论上,上述系统应该可以执行正常功能,但耗散为热能的功率会占很大的比重。

  若系统的输入电压可改为1.5伏或1.8伏,当使用表明100mV压降的低压降稳压器可大幅提升效率,以及降低温度上升幅度和耗散的热量。以2.5伏输入电压的低压降稳压器为例来说,若采用500mA的负载:

  功率耗散=(2.5-1.2) * 0.5=0.65W

  但同样的系统若改用1.5伏输入电压的低压降稳压器:

  功率耗散=(1.5-1.2) * 0.5=0.15W

  两者的功率耗散相差500mW,这个数值可不小,难道我们可以置之不理吗?


图1:不同的低压降稳压器在满载电流范围内的供电电流(Iq)比较,比较的两款大致相同的150mA低压降稳压器分别采用CMOS及双极工艺技术制造

  总结

  由于新一代电子系统要求非常严格,因此利用低压降芯片设计高性能的解决方案并非像以往那么简单容易。但系统设计工程师只要懂得挑选合适的稳压器,并充分利用许多常常被忽略的参数,或充分利用只有新一代低压降稳压器才有的功能,便可采用极具成本效益而又容易设计的线性稳压结构,以便充分利用这种结构的全新功能及特色如先进而散热能力更强的超小型封装、低静态电流 (无论负载电流的高低)、超低输入电压、以及先进的CMOS低压降稳压器工艺技术。


  
上一篇:7月11日-7月15日一周行情变化综述
下一篇:FPGA和ASIC的电源管理方案

免责声明: 凡注明来源本网的所有作品,均为本网合法拥有版权或有权使用的作品,欢迎转载,注明出处。非本网作品均来自互联网,转载目的在于传递更多信息,并不代表本网赞同其观点和对其真实性负责。

相关技术资料