图文详情
产品属性
相关推荐
U*20D_FPGA测试板
_U*20D模块、U*接口、U*控制、U*协议
本测试板主要面向使用FPGA连接U*2D开发U*2.0相关数*输产品的人员。本着让用户能够*快使用上U*20D模块的原则,我们设计了这块测试板,以及配套的演示软件,它*适合学习,调试U*20D模块。U*20D驱动安装以及函数使用部分请参见U*20D发行文件中的《U*20D使用说明书》以及《U*20D函数手册》。
■ 型 号: U*20D
关键词:U*20D模块、U*接口、U*控制、U*协议
■ 器件和特性
◆ U*2.0接口:采用西安达泰电子有限责任公司的U*20D模块。
◆ FPGA芯片:采用ALTERA公司的Cyclone处理器EP1C3T144。
◆ Cyclone器件具有如下特性:
■2910-20060 个逻辑单元(LE)。
■多达294912 位RAM(3686*)。
■支持*串行配置器件(EPCS1 或EPCS4)配置。
■支持LVTTL、LVCMOS、SSTL-2 和SSTL-3 I/O 标准。
■支持66MHz 32 位PCI标准和*(311Mb/s)LVDS。
■两个PLL 提供时钟倍频和相移。
■多达八个*时钟线,每个逻辑阵列块(LAB)可利用六个时钟资源。
■支持DDR SDRAM(133MHz)、FCRAM和单数据速率(SDR)SDRAM。
■支持知识产权(IP)核,包含Altera MegaCore函数和AMPP mega函数。
◆ 配置芯片:EPCS1。
◆ 两种下载模式:AS模式和JTAG模式。
◆ 一个U*20D器件插槽。
◆ 八个发光二*管。
◆ 32×2的扩展接口。
◆ 4×1的扩展接口。
■ 硬件接口
■设计思想
由U*20D__interface模块解析U*20D模块的引脚信号,并解析U*20D模块是工作在IO模式下,还是DMA模式下。
DMA模式传输时,在FPGA中设置两个*的异步FIFO,分别用来存储给模块写入的数据,以及从模块读取的数据,以此来*数据的完整性。
DataRead_Unit模块以及DataWrite_Unit模块分别为DMA时向U*20D读数据和向U*20D写数据的控制模块。
用户可参照配送的FPGA程序来编写自己的FPGA程序来调试U*20D模块。
■ 硬件结构图
■ 管脚说明
信号名称 |
U*20D器件管脚号 |
FPGA对应管脚号 |
D0 |
Pin16 |
Pin128 |
D1 |
Pin17 |
Pin127 |
D2 |
Pin18 |
Pin126 |
D3 |
Pin19 |
Pin125 |
D4 |
Pin22 |
Pin134 |
D5 |
Pin23 |
Pin139 |
D6 |
Pin24 |
Pin140 |
D7 |
Pin25 |
Pin141 |
A0/D8 |
Pin35 |
Pin5 |
A1/D9 |
Pin36 |
Pin6 |
A2/D10 |
Pin37 |
Pin7 |
A3/D11 |
Pin38 |
Pin10 |
A4/D12 |
Pin39 |
Pin11 |
PWR/D13 |
Pin2 |
Pin133 |
PRD/D14 |
Pin3 |
Pin132 |
PWAT/D15 |
Pin4 |
Pin131 |
CLKOUT |
Pin6 |
Pin16 |
DMARD |
Pin8 |
Pin130 |
DMAWR |
Pin9 |
Pin129 |
IFCLK |
Pin12 |
Pin17 |
DMACS |
Pin34 |
Pin4 |
PKTEND |
Pin33 |
Pin3 |
DMADIR |
Pin32 |
Pin2 |
DMAOE |
Pin31 |
Pin1 |
DMAing |
Pin30 |
Pin144 |
nFIF*PTY |
Pin28 |
Pin143 |
nFIFOFULL |
Pin27 |
Pin142 |
■ 八个发光二*管及管脚说明
器件名称 |
信号名称 |
FPGA对应管脚号 |
D1 |
LED0 |
Pin119 |
D2 |
LED1 |
Pin113 |
D3 |
LED2 |
Pin111 |
D4 |
LED3 |
Pin109 |
D5 |
LED4 |
Pin107 |
D6 |
LED5 |
Pin105 |
D7 |
LED6 |
Pin103 |
D8 |
LED7 |
Pin99 |
■ 电源方案及管脚说明
由U*接口提供,也就是由U*20D模块提供。
■ 4×1扩展接口
信号名称 |
J3器件管脚号 |
FPGA对应管脚号 |
IO0 |
Pin1 |
Pin121 |
IO1 |
Pin2 |
Pin122 |
IO2 |
Pin3 |
Pin123 |
■32×2扩展接口
管教说明
信号名称 |
PC104扩展接口管脚号 |
FPGA对应管脚号 |
DataBus15 |
Pin14 |
Pin54 |
DataBus14 |
Pin15 |
Pin56 |
DataBus13 |
Pin16 |
Pin58 |
DataBus12 |
Pin17 |
Pin60 |
DataBus11 |
Pin18 |
Pin62 |
DataBus10 |
Pin19 |
Pin67 |
DataBus9 |
Pin20 |
Pin69 |
DataBus8 |
Pin21 |
Pin71 |
DataBus7 |
Pin2 |
Pin28 |
DataBus6 |
Pin3 |
Pin31 |
DataBus5 |
Pin4 |
Pin32 |
DataBus4 |
Pin5 |
Pin33 |
DataBus3 |
Pin6 |
Pin35 |
DataBus2 |
Pin7 |
Pin36 |
DataBus1 |
Pin8 |
Pin38 |
DataBus0 |
Pin9 |
Pin40 |
Addr9 |
Pin22 |
Pin73 |
Addr8 |
Pin23 |
Pin75 |
Addr7 |
Pin24 |
Pin77 |
Addr6 |
Pin25 |
Pin79 |
Addr5 |
Pin26 |
Pin83 |
Addr4 |
Pin27 |
Pin84 |
Addr3 |
Pin28 |
Pin91 |
Addr2 |
Pin29 |
Pin96 |
Addr1 |
Pin30 |
Pin97 |
Addr0 |
Pin31 |
Pin98 |
MEMR |
Pin10 |
Pin42 |
MEMW |
Pin11 |
Pin48 |
FIF*PTY |
Pin12 |
Pin50 |
FIFOFULL |
Pin13 |
Pin52 |
R*ET |
Pin34, Pin60 |
Pin94 |
EXTCK |
Pin36 |
Pin26 |
STrig |
Pin38 |
Pin34 |
DMACLK |
Pin39 |
Pin27 |
nPWAIT |
Pin40 |
Pin37 |
nDMAWR |
Pin43 |
Pin47 |
nDMARD |
Pin44 |
Pin49 |
nPWR |
Pin45 |
Pin51 |
nPRD |
Pin46 |
Pin53 |
DMADIR |
Pin47 |
Pin55 |
nDMACS |
Pin48 |
Pin57 |
DMAING |
Pin49 |
Pin59 |
nDMAOE |
Pin50 |
Pin61 |
ExtTrig |
Pin51 |
Pin68 |
nPKTEND |
Pin53 |
Pin72 |
BoardStart0 |
Pin41 |
Pin39 |
BoardStart1 |
Pin42 |
Pin41 |
BoardStart2 |
Pin52 |
Pin70 |
BoardStart3 |
Pin54 |
Pin74 |
BoardEnd0 |
Pin55 |
Pin76 |
BoardEnd1 |
Pin56 |
Pin78 |
BoardEnd2 |
Pin57 |
Pin82 |
BoardEnd3 |
Pin59 |
Pin85 |
U*20D
达泰