供应MOSFET N-CH 600V 1.4A DPAK - IRFR1N60A

Technical/Catalog Information	IRFR1N60A
Vendor	Vishay/Siliconix
Category	Discrete Semiconductor Products
Mounting Type	Surface Mount
FET Polarity	N-Channel
Drain to Source Voltage (Vdss)	600V
Current - Continuous Drain (Id) @ 25° C	1.4A
Rds On (Max) @ Id, Vgs	7 Ohm @ 840mA, 10V
Input Capacitance (Ciss) @ Vds	229pF @ 25V
Power - Max	36W
Packaging	Tube
Gate Charge (Qg) @ Vgs	14nC @ 10V
Package / Case	DPak, TO-252 (2 leads+tab), SC-63
FET Feature	Standard
Lead Free Status	Contains Lead
RoHS Status	RoHS Non-Compliant
Other Names	IRFR1N60A IRFR1N60A

MOSFET的选择

　　MOSFET有两大类型：N沟道和P沟道。在功率系统中，MOSFET可被看成电气开关。当在N沟道MOSFET的栅极和源极间加上正电压时，其开关导通。导通时，电流可经开关从漏极流向源极。漏极和源极之间存在一个内阻，称为导通电阻RDS(ON)。必须清楚MOSFET的栅极是个高阻抗端，因此，总是要在栅极加上一个电压。如果栅极为悬空，器件将不能按设计意图工作，并可能在不恰当的时刻导通或关闭，导致系统产生潜在的功率损耗。当源极和栅极间的电压为零时，开关关闭，而电流停止通过器件。虽然这时器件已经关闭，但仍然有微小电流存在，这称之为漏电流，即IDSS。

　　第一步：选用N沟道还是P沟道

　　为设计选择正确器件的第一步是决定采用N沟道还是P沟道MOSFET。在典型的功率应用中，当一个M

OSFET接地，而负载连接到干线电压上时，该MOSFET就构成了低压侧开关。在低压侧开关中，应采用N沟道MOSFET，这是出于对关闭或导通器件所需电压的考虑。当MOSFET连接到总线及负载接地时，就要用高压侧开关。通常会在这个拓扑中采用P沟道MOSFET，这也是出于对电压驱动的考虑。

　　要选择适合应用的器件，必须确定驱动器件所需的电压，以及在设计中最简易执行的方法。下一步是确定所需的额定电压，或者器件所能承受的最大电压。额定电压越大，器件的成本就越高。根据实践经验，额定电压应当大于干线电压或总线电压。这样才能提供足够的保护，使MOSFET不会失效。就选择MOSFET而言，必须确定漏极至源极间可能承受的最大电压，即最大VDS。知道MOSFET能承受的最大电压会随温度而变化这点十分重要。设计人员必须在整个工作温度范围内测试电压的变化范围。额定电压必须有足够的余量覆盖这个变化范围，确保电路不会失效。设计工程师需要考虑的其他安全因素包括由开关电子设备(如电机或变压器)诱发的电压瞬变。不同应用的额定电压也有所不同；通常，便携式设备为20V、FPGA电源为20～30V、85～220VAC应用为450～600V。

　　第二步：确定额定电流

　　第二步是选择MOSFET的额定电流。视电路结构而定，该额定电流应是负载在所有情况下能够承受的最大电流。与电压的情况相似，设计人员必须确保所选的MOSFET能承受这个额定电流，即使在系统产生尖峰电流时。两个考虑的电流情况是连续模式和脉冲尖峰。在连续导通模式下，MOSFET处于稳态，此时电流连续通过器件。脉冲尖峰是指有大量电涌(或尖峰电流)流过器件。一旦确定了这些条件下的最大电流，只需直接选择能承受这个最大电流的器件便可。

　　选好额定电流后，还必须计算导通损耗。在实际情况下，MOSFET并不是理想的器件，因为在导电过程中会有电能损耗，这称之为导通损耗。MOSFET在“导通”时就像一个可变电阻，由器件的RDS(ON)所确定，并随温度而显著变化。器件的功率耗损可由Iload2×RDS(ON)计算，由于导通电阻随温度变化，因此功率耗损也会随之按比例变化。对MOSFET施加的电压VGS越高，RDS(ON)就会越小；反之RDS(ON)就会越高。对系统设计人员来说，这就是取决于系统电压而需要折中权衡的地方。对便携式设计来说，采用较低的电压比较容易(较为普遍)，而对于工业设计，可采用较高的电压。注意RDS(ON)电阻会随着电流轻微上升。关于RDS(ON)电阻的各种电气参数变化可在制造商提供的技术资料表中查到。

　　技术对器件的特性有着重大影响，因为有些技术在提高最大VDS时往往会使RDS(ON)增大。对于这样的技术，如果打算降低VDS和RDS(ON)，那么就得增加晶片尺寸，从而增加与之配套的封装尺寸及相关的开发成本。业界现有好几种试图控制晶片尺寸增加的技术，其中最主要的是沟道和电荷平衡技术。

　　在沟道技术中，晶片中嵌入了一个深沟，通常是为低电压预留的，用于降低导通电阻RDS(ON)。为了减少最大VDS对RDS(ON)的影响，开发过程中采用了外延生长柱/蚀刻柱工艺。例如，飞兆半导体开发了称为SupereET的技术，针对RDS(ON)的降低而增加了额外的制造步骤。这种对RDS(ON)的关注十分重要，因为当标准MOSFET的击穿电压升高时，RDS(ON)会随之呈指数级增加，并且导致晶片尺寸增大。SuperFET工艺将RDS(ON)与晶片尺寸间的指数关系变成了线性关系。这样，SuperFET器件便可在小晶片尺寸，甚至在击穿电压达到600V的情况下，实现理想的低RDS(ON)。结果是晶片尺寸可减小达35%。而对于最终用户来说，这意味着封装尺寸的大幅减小。