供应复杂可编程逻辑器LC4064V-75TN48C

CPLD采用CMOS EPROM、EEPROM、快闪存储器和SRAM等编程技术，从而构成了高密度、高速度和低功耗的可编程逻辑器件。CPLD主要由逻辑块、可编程互连通道和I/O块三部分构成。复杂可编程逻辑器

CPLD中的逻辑块类似于一个小规模PLD，通常一个逻辑块包含4～20个宏单元，每个宏单元一般由乘积项阵列、乘积项分配和可编程寄存器构成。每个宏单元有多种配置方式，各宏单元也可级联使用， 因此可实现较复杂组合逻辑和时序逻辑功能。对集成度较高的CPLD，通常还提供了带片内RAM/ROM的嵌入阵列块。可编程互连通道主要提供逻辑块、宏单元、输入/输出引脚间的互连网络。输入/输出块（I/O块）提供内部逻辑到器件I/O引脚之间的接口。复杂可编程逻辑器

逻辑规模较大的CPLD一般还内带JTAG边界扫描测试电路，可对已编程的高密度可编程逻辑器件做全面彻底的系统测试，此外也可通过JTAG接口进行在系统编程。

由于集成工艺、集成规模和制造厂家的不同，各种CPLD分区结构、逻辑单元等也有较大的差别。

（1）EPM7128S器件基本结构复杂可编程逻辑器

EPM7128S器件主要由逻辑阵列块LAB、宏单元、I/O控制块和可编程互连阵列PIA构成。在多阵列矩阵结构中，每个宏单元有一个可编程的与阵列和一个固定的或阵列， 以及一个具有独立可编程时钟、时钟使能、清除和置位功能的可配置触发器。每16个宏单元组成一组，构成一个灵活的逻辑阵列模块LAB。多个LAB通过可编程互连阵列PIA和全局总线相连。每个LAB还与相应的I/O控制模块相连，以提供直接的输入和输出通道。

（2）EPM7128S宏单元结构复杂可编程逻辑器

EPM7128S的每个宏单元能够单独配置为组合逻辑或时序逻辑工作方式。宏单元主要由逻辑阵列、乘积项选择矩阵和可编程寄存器3部分组成。可编程寄存器根据逻辑需要，可以编程旁路，实现组合逻辑。如作为寄存器使用，则相应的可编程逻辑器件开发软件将根据设计逻辑需要，选择有效的寄存器工作方式，以使设计所用器件资源最少。