EPM3128ATC100-7N,ALTERA 嵌入式 - CPLD（复杂可编程逻辑器件）

EPM3128ATC100-7N,ALTERA 嵌入式 - CPLD（复杂可编程逻辑器件）

制造商

Altera

制造商零件编号

EPM3128ATC100-7N

描述 IC CPLD 128MC 7.5NS 100TQFP

EPM3128ATC100-7N特征...高性能低成本–■，–CMOS EEPROM–基于可编程

逻辑器件（PLD）建立在一个最大®架构（见表1）

■3.3V的在系统可编程（ISP）通过建立–在

IEEE 1149.1标准的联合测试行动小组（JTAG）接口

先进的引脚锁定能力

–ISP电路符合IEEE 1532标准

■建–在边界扫描测试（BST）电路兼容

IEEE标准1149.1-1990

■ISP功能增强：

-增强的ISP算法以加快编程速度

–isp_done点确保完成编程

-在系统编程中拔出I/O引脚上的电阻器

■高密度可编程逻辑器件–范围从600至10000可用门

■4.5–NS引脚–到–引脚逻辑延迟计数器频率高达

227.3兆赫

■multivolttm I/O接口使设备核心运行在3.3 V，

虽然I/O引脚与5 - V、3.3 - V和2.5 - V逻辑兼容。

水平

■引脚数从44到256的各种薄型四方扁平封装

（TQFP），塑料四方扁平封装（PQFP），J–塑料引线芯片载体

（PLCC），和子bgatm包

■热–插接的支持

■可编程互连阵列（PIA）连续路由结构

为了快速、可预测的性能

■工业温度范围

EPM3128ATC100-7N特征

■PCI兼容

■总线–友好的建筑包括可编程的转换–率控制

■开放–漏输出选项

■可编程宏触发器与个人明确，预设，

时钟和时钟使能控制

■可编程电源–节省模式功耗降低超过

每个宏单元中的50%个

■配置扩展产品–项分布，最多允许

每个宏单元的32个产品术语

■可编程安全点的专有设计保护

■增强建筑特色，包括：

- 6或10针或逻辑驱动输出使能信号

-具有可选反转的两个全局时钟信号

–增强改进路由互连资源

-可编程输出转换速率控制

■软件设计支持和自动地–和–提供的路线

由Altera开发的基于Windows的PC和Sun系统

SPARCStations，和HP 9000系列700 / 800工作站

■额外的设计输入和仿真研究提供的支持

的网表文件，参数模块库（LPM），

Verilog HDL，vhdl等流行的EDA工具接口

第三方制造商，如Cadence，范例逻辑，导师

图形，OrCAD，Synopsys，Synplicity、和程序

用Altera公司的主程序单元■编程支持

（MPU）、MasterBlasterTM通信电缆，ByteBlasterMVTM

以及来自第三方制造商的编程硬件

任何–电路测试仪，测试和支持jamtm

编程语言（STAPL）文件（。果酱，果酱配字节码）

文件（。JBC），或串行矢量格式文件（。SVF）

EPM3128ATC100-7N一般描述

最大3000A型器件–低成本，基于高性能的设备–

最大体系结构。采用先进的cmos工艺制造，

EEPROM–基于MAX 3000A型器件采用3.3 V电源

电压和提供600至10000个可用的门，ISP，引脚到引脚延迟为

快4.5纳秒，高达227.3兆赫的计数器速度。最大3000A型设备

在4、5、10、6、7和- 3速度等级与时间相符。

PCI特殊兴趣组（PCI SIG）PCI本地总线的要求

规范

EPM3128ATC100-7N产品属性 

类别 集成电路（IC）

嵌入式 - CPLD（复杂可编程逻辑器件）

制造商 Altera

系列 MAX® 3000A

可编程类型 系统内可编程

延迟时间 tpd（1）最大值 7.5ns

电源电压 - 内部 3 V ~ 3.6 V

逻辑元件/块数 8

宏单元数 128

栅极数 2500

I/O 数 80

工作温度 0°C ~ 70°C（TA）

安装类型 表面贴装

封装/外壳 100-TQFP