Analog Devices HMC7043 时钟缓冲器

概述
Analog Devices HMC7043 高性能时钟缓冲器管理在高速数据转换器中通过并联或串联 (JESD204B) 接口配置的超低相位噪声基准的分配。 设计用于多载波 GSM 和 LTE 基站，该 3.2GHz HMC7043 时钟缓冲器具有多种分配和时钟管理特性。 这些特性可简化基带和无线电卡时钟树的设计。 

设计
得益于 14 路低噪声且可配置的输出，HMC7043 时钟缓冲器可以灵活地与基站收发台 (BTS) 系统中的 FPGA 和 ADC/DAC 组件接口。 这 14 个通道分别进行独立灵活的相位管理。 射频 SYNC 特性支持确定性同步多个 HMC7043 时钟缓冲器。 这种工作方式可简化组件之间的帧同步，同时确保所有时钟输出从同一时钟沿开始。 SPI 可编程功率/性能调整可确保对数据转换器的适当设置和维持时间。 

性能
HMC7043 器件在 2457.6MHz 条件下可实现小于 15fs rms 的抖动性能，从而提高了高速数据转换器的信噪比和动态范围。 该器件还具有 -155.2 dBc/Hz 的极低噪底 (983.04MHz)，以分配小数 N LO 信号，同时具有出色的杂散性能。