供应XC3S400A-4FGG400C,原装正品XILINX

供应XC3S400A-4FGG400C,原装正品XILINX

描述
当采用MIG DDR2设计针对xc3s400a-ft256装置，下面的MIG提供maxdelay约束在时序分析失败：
时间限制：网”top_00 / dqs_int_delay_in”maxdelay = 0.517 ns；
解决方案
这种故障可以安全地忽略。
的maxdelay价值将增加至560 PS 13.1版的ISE软件。
同时，修改maxdelay值手动避免同步失败。
MIG V3.3，Spartan-3A DDR2 -失败maxdelay约束”dqs_int_delay_in”XC3S400A-4FGG400C设备网