图文详情
产品属性
相关推荐
EPM1270F256C4N,ALTERA/阿尔特拉,即时开启非易失性CPLD,处理器
EPM1270F256C4N,ALTERA/阿尔特拉,即时开启非易失性CPLD,处理器
EPM1270F256C4N,ALTERA/阿尔特拉,危芯练戏:依叭溜溜寺山寺依武叭武
介绍
MAX?II系列即时开启非易失性CPLD基于0.18-μ,
6层金属闪存工艺,密度从240到2210个逻辑元件(LE)(128
至2210个等效宏小区)和8Kbits的非易失性存储器。MAX II设备
与其他CPLD相比,提供高I/O数、快速性能和可靠的安装
架构。具有MultiVolt、用户闪存(UFM)块和
增强的系统可编程性(ISP),MAX II设备被设计为减少
成本和功率,同时为总线等应用提供可编程解决方案
桥接、I/O扩展、上电复位(POR)和顺序控制以及设备
配置控制。
功能
MAX II CPLD具有以下特点:
■ 低成本、低功耗CPLD
■ 即时开启、非易失性架构
■ 待机电流低至25μA
■ 提供快速传播延迟和时钟到输出时间
■ 提供四个全局时钟,每个逻辑阵列块(LAB)有两个可用时钟
■ 用于非易失性存储的UFM块高达8 Kbits
■ MultiVolt可为以下任一设备提供外部电源电压
3.3伏/2.5伏或1.8伏
■ 支持3.3V、2.5V、1.8V和1.5-V逻辑电平的MultiVolt I/O接口
■ 总线友好架构,包括可编程转换速率、驱动强度,
总线保持和可编程上拉电阻器
■ 施密特触发器启用噪声容忍输入(每个引脚可编程)
■ I/O完全符合外围组件互连专用
兴趣组(PCI SIG)PCI本地总线规范,3.3-V版本2.2
工作频率为66 MHz
■ 支持热插拔
■ 内置联合测试行动小组(JTAG)边界扫描测试(BST)电路
符合IEEE标准1149.1-1990
■ ISP电路符合IEEE标准1532
EPM1270F256C4N
ALTERA/阿尔特拉
BGA-256
2021+
菲律宾