MT46V16M16CY-6 IT

注:1。在< DDR333 DDR400设备操作

条件可以使用VDD / VDDQ = 2.5 v 0.2 v。

2。只能在修正K。

3。只能通过修改M。

4。不推荐用于新设计。

选项标记

配置

64梅格x 4(16梅格x 4 * 4的银行)64 m4

32梅格x 8(8梅格x 8 x 4银行)32 m8

16梅格x 16(4梅格x 16 x 4银行)16 m16

OCPL塑料包

66 -销TSOP TG

66 -销TSOP(pb免费)P

塑料包

60球FBGA(8毫米×12.5毫米)的简历

60球FBGA(8毫米×12.5毫米)

(pb免费)

CY

定时周期时间

5 ns @ CL = 3(DDR400)5 b

6 ns @ CL = 2.5(DDR333)FBGA只有-62

6 ns @ CL = 2.5(DDR333)TSOP只有6 t2

自我刷新

标准没有

低功耗自刷新L

温度额定值

商业(0 70刟刟C C)没有

工业(40刟C 85刟C)它

修订

x4,×8,x16:4

x4,×8,x16:M

表1:关键时间参数

CL = CAS(读)延迟;*小时钟率有50%工作周期在CL = 2(-75 e,-75 z),CL = 2.5(6、6 t,-75),