TI SN74SSTU32864NMJR 时钟缓冲器

地区:广东 深圳
认证:

深圳市兴中芯科技有限公司

VIP会员13年

全部产品 进入商铺



Texas Instruments SN74SSTU32864可配置寄存缓冲器

SN74SSTU32864NMJR25位可配置寄存缓冲器是一款1:1或14位 1:2可配置寄存缓冲器设计用于1.7V至1.9V VCC运行。在1:1引脚分配配置中,每个DIMM仅需一个器件即可驱动9个SDRAM负载。在1:2引脚分配配置中,每个DIMM需要两个器件即可驱动18个SDRAM负载。除LVCMOS复位 (RESET) 和LVCMOS控制 (Cn) 输入外,所有输入均为SSTL_18。所有输出均为边缘控制电路,优化用于未端接DIMM负载,符合SSTL_18规范。Texas Instruments SN74SSTU32864采用差分时钟(CLK和CLK\)工作。数据在CLK高电平和CLK低电平交叉点寄存。

C0输入控制寄存器A配置(低电平时)至寄存器B配置(高电平时)的1:2引脚分配配置。C1输入控制25位1:1(低电平时)至14位1:2(高电平时)的引脚分配配置。正常运行时不应切换C0和C1。它们应硬接线到有效低电平或高电平,以便在所需模式下配置寄存器。在25位1:1引脚分配配置中,A6、D6和H6端子被驱动为低电平,不应使用。SN74SSTU32864NMJR

该器件支持低功耗待机操作。当RESET\为低电平时,差分输入接收器被禁用,并且允许未驱动(浮动)数据、时钟和参考电压 (VREF) 输入。另外,当RESET\为低电平时,所有寄存器均复位,所有输出均强制为低电平。LVCMOS RESET\和Cn输入必须始终保持在有效逻辑高电平或低电平。两个VREF引脚(A3和T3)内部连接大约150。然而,只需将两个VREF引脚中的一个连接到外部VREF电源即可。应使用VREF耦合电容器端接未使用的VREF引脚。SN74SSTU32864NMJR

该器件还通过监控系统芯片选择(DCS\和CSR\)输入支持低功耗有源运行,并将在DCS\和CSR\输入均为高电平时将Qn输出从不断变化的状态中获取。如果任一DCS\或CSR\输入为低电平,则Qn输出正常运行。RESET\输入优先于DCS\和CSR\控制,并强制输出为低电平。如果不需要DCS\控制功能,则CSR\输入可以硬接线到地,在这种情况下,DCS\的设置时间要求与其他D数据输入相同。为确保在提供稳定时钟之前从寄存器中定义的输出,上电时必须将RESET\保持在低电平状态。SN74SSTU32864NMJR

特性

  • Texas Instruments Widebus+?系列成员
  • 引脚分配优化DDR-II DIMM PCB布局
  • 可配置为25位1:1或14位1:2寄存缓冲器
  • 芯片选择输入从变化状态进入数据输出,并zui大限度地降低系统功耗
  • 输出边缘控制电路可zui大限度地降低未端接线路中的开关噪声
  • 支持SSTL_18数据输入
  • 差分时钟(CLK和CLK)输入
  • 支持控制和RESET\输入上的LVCMOS开关电平
  • RESET\输入可禁用差分输入接收器,重置所有寄存器,强制所有输出为低电平
  • 闭锁性能超过100mA,符合JESD 78 II类标准
  • 静电放电保护超出JESD 22标准
    • 5000V人体模型 (A114-A)
    • 200V机器模型 (A115-A)
    • 1000V充电器件模型 (C101)




型号/规格

SN74SSTU32864NMJR

品牌/商标

Texas Instruments

封装

NFBGA-96

批号

SN74SSTU32864NMJR

输出端数量:

25 Output

最大输入频率:

500 MHz

电源电压-最大:

1.9 V

电源电压-最小:

1.7 V