AD进口原装集成电路AD8351AR

集成电路的设计接上：

3．逻辑综合

确定设计描述正确后，可以使用逻辑综合工具（synthesizer）进行综合。

综合过程中，需要选择适当的逻辑器件库（logic cell library），作为合成逻辑

电路时的参考依据。

硬件语言设计描述文件的编写风格是决定综合工具执行效率的一个重要

因素。事实上，综合工具支持的HDL 语法均是有限的，一些过于抽象的语法

只适于作为系统评估时的仿真模型，而不能被综合工具接受。

逻辑综合得到门级网表。

4．门级验证（Gate-Level Netlist Verification）

门级功能验证是寄存器传输级验证。主要的工作是要确认经综合后的电路

是否符合功能需求，该工作一般利用门电路级验证工具完成。

注意，此阶段仿真需要考虑门电路的延迟。

5．布局和布线

布局指将设计好的功能模块合理地安排在芯片上，规划好它们的位置。布线则指完成各模块之间互连的连线。注意，各模块之间的连线通常比较长，因此，产生的延迟会严重影响SOC的性能，尤其在0.25 微米制程以上，这种现象更为显著。目前，这一个行业仍然是中国的空缺，开设集成电路设计与集成系统专业的大学还比较少，其中师资较好的学校有上海交通大学，哈尔滨工业大学，黑龙江大学、东南大学，西安电子科技大学，电子科技大学，哈尔滨理工大学,复旦大学，华东师范大学等。这个领域已经逐渐饱和，越来越有趋势走上当年软件行业的道路。

型号/规格

LTC1689IS

品牌/商标

LT(凌力尔特)