供应WIZNET以太网芯片W7500P

W7500P同W7500不同点在于其内部将PHY也通过SOC工艺集成进去，使得通过单芯片实现全硬件TCP/IP协议栈接入以太网成为可能，同时也为开发者提供了一套更为简洁的以太网接入方案，简化了硬件单路，优化了设计成本。

W7500P实现了“MCU + 全硬件TCP/IP协议栈 + MAC + PHY” 支持TCP, UDP, IPv4, ICMP, ARP, IGMP 以及 PPPoE协议，满足用户对整体设计方案的需求。

特点


ARM Cortex-M0

• 时钟频率 48MHz

全硬件TCP/IP核

• 8个socket
• 每个socket拥有32KBSRAM
• MII（介质无关接口）

内存

• Flash：128KB
• SRAM：16KB到48KB（如32KB socket 缓存已用，可用16KB，如果socket缓存未用，可用48KB）
• 用于Boot程序存储的ROM：6KB

时钟，复位及供给管理

• POR（上电复位）
• 稳压器：3.3V到1.5V
• 8到24MHz的外部晶体振荡器
• 内部内部8MHz的阻容振荡器
• 用于CPU时钟的锁相环