M13S2561616A-5TG2A 存储器

双数据速率架构，每个时钟周期两次数据传输


z双向数据选通（DQS）


z差分时钟输入（时钟和时钟）


z DLL将DQ和DQS转换与CLK转换对齐


z四银行业务


z CAS延迟：2,2.5,3,4


z突发类型：顺序和交织


z突发长度：2,4,8


z除数据和DM外的所有输入均在系统时钟（CLK）的上升沿进行采样


数据选通（DQS）两侧的z数据I/O转换


z DQS与读取数据边缘对齐；中心与写入数据对齐


z数据掩码（DM）仅用于写掩码


z VDD=2.5V±0.2V，VDDQ=2.5V±0.2V


z V级7.8us刷新间隔；VA等级的1.95us刷新间隔


z自动和自刷新（VA等级不支持自刷新）


z 2.5V输入/输出（SSTL_2兼容）