HYNIX内存DDR2 64x16:H5PS1G63JFR-S6C

VDD = 1.8 / - 0.1V VDDQ = 1.8 / - 0.1V *输入和输出与SSTL_18接口兼容 8家银行 全差分时钟输入（CK / CK）操作 双数据速率接口 源同步数据处理对齐双向数据选通（DQS / DQS） 差分数据选通（DQS / DQS） 数据输出时的DQS，/ DQS边读（边DQ） DQS中心的数据输入时写（居中DQ） 在芯片DLL对齐DQ，DQS和/ DQS与CK过渡过渡 DM掩模写入数据在两个数据选通信号的上升沿和下降沿 *的地址和控制输入，除了在时钟的上升沿锁存数据，数据选通信号和数据口罩 支持可编程CAS*3，4，5，6 可编程添加剂*0，1，2，3，4和5的支持 四位顺序和交错模式可编程的突发长度为4/8 内部的8家银行的操作与单脉冲RAS 自动刷新和自刷新支持 支持重点税源监控锁定 8K / 64ms刷新周期 JEDEC标准84ball FBGA（X16） *的力量驱动程序“选项控制EMR 片上终端支持 片外驱动器阻*调整支持 自刷新温度输入