基于电荷泵锁相环的有源环路滤波器的结构设计

导读：本文在论述了电荷泵锁相环基本原理的基础上，对有源环路滤波器的结构以及滤波器对锁相环性能的影响进行了分析，推导出有源环路滤波器参数的设计方法。

　　电荷泵结构的锁相环（CPLL）具有易于集成、低功耗、无相差锁定、低抖动等优点，因而得到广泛应用。环路滤波器（LPF）是电荷泵锁相环电路的重要部分，其决定了锁相环的基本频率特性。由于有源器件会引入的相位噪声，因此一般情况下采用无源滤波器作为环路滤波器。但是对宽带高压VCO调谐时，须采用有源环路滤波器以提供较高的输出电压。通常有源环路滤波器常选择二阶以上，采用多阶极点可以改善有源滤波器的性能。此外，高阶环路滤波器可在保证相同的鉴相杂散抑制的同时，可以允许更宽的环路带宽和更高的鉴相频率，降低了分频比，从而改善锁相环的带内相位噪声性能。因此，研究有源环路滤波器的设计有着重要的意义。

　　1 电荷泵锁相环基本原理

　　电荷泵锁相环结构如图1所示，包括鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和分频器。鉴频鉴相器比较两个信号的相位与频率差，并产生控制信号给电荷泵，然后电荷泵相应地给环路滤波器充放电，此时压控振荡器输出频率正比于环路滤波器上的控制电压，终使参考时钟fr与分频器的输出信号同频同相，即压控振荡器的输出信号频率f0为参考时钟频率的N倍。

　　

　　即 f0=NFr      （1）

　　如果输入信号的带宽为Br,那么终得到的输出信号带宽B0为参考源输入带宽Br的N倍。

　　即 B0=NBr      （2）

　　电荷泵锁相环本质上是一个离散时间采样的动态系统，当环路带宽远远小于参考时钟频率时，可以采用连续时间近似；当相位误差在PFD的鉴相范围内时，可以采用线性近似。那么当电荷泵锁相环处于相位锁定过程时，就可得到一个线性连续时间相位模型，如图2所示。

　　

　　其中Kd是PFD和电荷泵一起构成的鉴相器增益，并有Kd=ICp/2π，Icp为电荷泵的充放电电流，kvco为压控振荡器的增益，N为分频器的分频比，Z（s）为环路滤波器的传输函数。设计中锁相环路起到了倍频的作用，参考输入的噪声由于倍频而恶化。

　　Sφ，ref（f）为参考输入的噪声功率谱密度，Sφ，out（f）经过锁相环路倍频后输出噪声功率谱密度，根据信号理论，可得：

　　

　　开环增益G（f）=KdKvcoZ（f）/2π是在频域上单调递减，因此|H（f）|呈现低通特性，低通截止频率为fc,等于锁相环的环路带宽。在环路带内较小的偏离频率范围f《fc处有|H（f）|≈1,此时参考输入噪声影响锁相环输出信号的相位噪声。从公式（3）中，可知参考信号输入的相位噪声与杂散由于锁相环路倍频而恶化20lgN（dB），因而分频比不宜过大，而较低的分频比也意味着更高的频率分辨率和改善的锁定速度；另一方面，当分频比较低时，DDS的输出频率带宽需要足够大，这必然会增大输出杂散和相位噪声。

　　2 有源环路滤波器的设计

　　通常用于锁相环的有源环路滤波器包括简单增益型和反馈型两种，在实际工程中多采用简单增益型，常见的为二阶和三阶滤波器。

　　2.1 二阶有源环路滤波器的设计

　　常用二阶有源环路滤波器电路如图3所示，ICp是电荷泵输出，uo是VCO的控制电压。该电路一般应用于带宽较宽的场合，通过环路带宽和相位裕度可计算得到滤波器参数。

　　

　　经分析可得，二阶有源环路滤波器的传递函数为：

　　

　　2.2 三阶有源环路滤波器的设计

　　在实际应用中，有源环路滤波器一般都在二阶以上，原因是有源器件运算放大器会使输出信号增加额外的相位噪声，采用多阶极点可以改善有源滤波器的性能。一般在VCO的前添加一个串联电阻和一个并联电容。该电路为环路增加了一个低通极点，可以对不需要的杂散噪声进行衰减。常用的三阶环路滤波器如图4的（a）、（b）所示。

　　

　　经分析可得，图4中二种形式的三阶有源环路滤波器的传递函数均为：

　

　　其中T31为τ3和τ1的比值，对于有源环路滤波器常取值2.5.确定环路带宽wc和相位裕度φc后，由式（21）~（23）可求得τ1、τ2和τ3的值。

　　

　　求得τ1、τ2和τ3的值后，根据VCO控制电压，确定A=I+R4/R3的值，再由式（24）~（29）可得环路滤波器的参数。

　　

　　为了使锁相环的整体性能达到，应该选择合适的相位裕度、环路带宽，并通过这些参数来确定环路滤波器的具体数值。

　　相位裕度和系统的稳定性密切相关，一般选择在40°~55°之间。理论上相位裕度为48°的时候有的锁定时间，50°的相位裕度有的RMS相位误差。更大的相位裕度能够减小环路滤波器的峰值响应，但是增加了锁定时间。

　　环路带宽是环路滤波器重要的参数，如果选择的环路带宽太小会改善参考杂散和RMS相位误差，但是却增加锁定时间；选择的环路带宽太大将会改善锁定时间，但会增加参考杂散和RMS相位误差，因此选择的环路带宽既要满足锁定时间的要求，又要选择一个频率使PLL噪声等于VCO噪声，从而使RMS相位误差设计。考虑设计使参考杂，环路带宽越小，杂散越低。

　　3 Chirp超宽带信号源的有源环路滤波器设计与实现

　　本设计目标是产生中心频率是640 MHz,带宽是160 MHz,即560 MHz~720 MHz的Chirp超宽带信号，分数比为25%,T为1μs.采用结合DDS和PLL技术来构建Chirp超宽带源，首先通过外部控制DDS产生70 MHz~90 MHz的线性调频信号，然后通过锁相环进行8倍频得到Chirp超宽带信号。VCO选用的是V637ME02-LF,它的调控电压范围是0.5 V~10 V,相应的560 MHz~720 MHz的Chirp超宽带信号调控电压范围是3 V~6.5 V.由于VCO的控制电压较高，设计时采用有源环路滤波器。

　　本设计的锁相环为宽带跟踪环，指标是环路带宽2 MHz,相位裕度48°，分频比为8,电荷泵电流4 mA,A=4.利用上述方法设计的三阶有源滤波器用于该锁相环，元件参数值如表1所示。

　　

　　用Agilent公司的ADS软件进行系统仿真，如图5和图6所示，该电荷泵锁相环的环路带宽为1.995 MHz,相位裕度47.965°。可见仿真结果与设计指标比较接近，证明这个3阶有源环路滤波器的设计方法是可行的。

　　

　　经过实验，在安捷伦频谱仪E4440A中测得DDS输出信号频谱和Chirp超宽带信号频谱。DDS输出信号的频谱范围为70 MHz~90 MHz,扫频带宽为20 MHz.Chirp超宽带信号频谱范围为560 MHz~720 MHz,扫频带宽为160 MHz.信号源的输出信号频谱质量好，频带内谱线比较平坦，波动范围小，这得益于锁相环工作良好，因此设计的3阶有源环路滤波器是符合要求的。

　　4 结语

　　根据课题设计了三阶有源环路滤波器，用ADS工具对锁相环系统性能进行仿真，仿真结果与理论相吻合。实验结果表明，所设计的滤波器满足了课题的要求，锁相环工作良好，所设计的3阶有源环路滤波器达到了预期的结果，验证了本方法的正确性。