事实上,目前运算放大器显示着前所未有的良好势头。而且,在未来几年内,分立元件运算放大器的发展势头将更为迅猛。
分立元件运算放大器推动未来技术快速革新
小型封装
新型芯片级封装仅限于大批量生产中 PC 主板焊盘间距接近 0.4 毫米时的情况。使用芯片级封装的四信道运算放大器仍旧不具备成本优势,但随着接点间距降低,这类运算放大器将日益受到人们的青睐。
如今,运算放大器外部用于设定增益的电阻占据的主机板面积要比运算放大器本身需要的面积更大。为了减小主板面积,接下来的工作便是集成电阻器以及其它功能模块,但这又降低了设计的灵活性。
除了封装尺寸,还可从其它方面入手,以改善封装技术。寄生电容、电感系数、漏电流与热阻抗的降低,串音的改善以及较低的装配飘移 (assembly shift),都将推动未来运算放大器封装技术的发展。
性能:给定功率下的速度
运算放大器中,速度被定义为小信号的增益带宽积 (GBW) 以及大信号的压摆率。例如,2Vp-p 视频信号被视为大信号,而驻级体麦克风 20mVp-p 的输出信号则被视为小信号。20 世纪 60 年代,当款运算放大器面世时,速度 /功率比约为 0.1 MHz/毫安。如今,运算放大器在每毫安供应电流下实现超过 100 MHz的带宽 已不足为奇。这种速度的提升很大部分应归功于小尺寸工艺技术,例如垂直 PNP以及硅绝缘体 (SOI) 技术的应用。电流反馈架构也有助于高速运算放大器针对给定消耗电流提升其带宽性能。然而,其中部分性能增益是以牺牲供电电压为代价的。
这些年来,我还发现产品规范要求在给定带宽范围内实现功耗。在这些情况下,输出级(运算放大器绝大部分的电流消耗在这里)对偏置电流需求极大,在保证不振荡的情况下,运算放大器几乎无法驱动一个 10pF的示波器探头。一个运算放大器应在100pF电容负载下保持稳定,也应为200pF。工程师较为青睐那些方便设计、工作稳定的产品(在低电容负载下也不会振荡)。
更低的供电电压
市场中可容忍较低信噪比的一部分产品将因此能够适应供电电压的降低。而无法容忍较低信噪比的那部分产品则仍需维持高供电轨。要在较低的供电环境中维持信噪比,则必须降低噪声电平(noise floor)。
未来的技术需要解决1/f 噪声以及平带噪声问题。供电电压约为2V时,实现给定信噪比所需的功率实际上会更高,由此构建了一个下限 。在较低电压环境下,已没有任何剩余空间可从级联中获得额外增益,因此通过增加级数便可获得增益并消耗多余的能量。
同时,我们也无法忽视这样的事实:运算放大器既作为输入信号调节设备又作为输出信号驱动器,能够实现到真实世界的连接。在未来很长一段时间内,部分运算放大器仍需在30 V或更高的供应电压、出色的功耗以及减小布局空间方面实现更多改进。为满足这些应用,先进的工艺及封装技术至关重要。
精密运算放大器正日益风靡于众多市场
精密运放会向着更低工作电压、更低功耗和小型封装发展。由于将精密运算放大器集成到 ASIC 中不仅相当困难而且也不经济,因此这类产品获得了更多发展机遇。
尽管运算放大器市场呈现出上述诸种趋势,毋庸置疑的是,“”或“完美”型运算放大器将永远只是“空中楼阁”。即使“完美”型运算放大器幸运诞生,其价格之昂贵也足以令人望而却步,并且用户还会觉得“他们并不需要购买这样的产品”。工程师需要解决的应用难题每年都在持续增加,而大量的运算放大器则需要用来解决这类难题。可根据不同电压进行扩展的模块化技术,能够在解决这类问题的及时解决方案中发挥重要作用。此外,还需提供先进的设计工具和应用支持,以解决信号路径问题,从而满足不断增加的市场需求。
电子设备的数量与复杂性正呈爆炸式增长。随着这些设备日趋成熟,毫无疑问,高运放集成度可以获得较高的经济效益。然而,只要新型电子设备的发明还存在一块阵地,就需普及使用单片集成电路放大器。
免责声明: 凡注明来源本网的所有作品,均为本网合法拥有版权或有权使用的作品,欢迎转载,注明出处。非本网作品均来自互联网,转载目的在于传递更多信息,并不代表本网赞同其观点和对其真实性负责。