高速串行通信模块中的串扰恶化

两个信道之间的串扰定义为：没有输入信号时信道A的输出除以由输入信号激励的信道B输出所得到的比值。以分贝表示的B至A串扰定义为：

　　

　　

　　对于隔离信道的理想情况是，该分贝值为负无穷大（参考文献1）。对于双向模块，信道A代表接收器预放输出，而信道B则表示发射驱动器的输出（图1）。

　　

　　
　　由于对传导与发射的发射机辐射的电磁敏感性，串扰可降低接收器灵敏度。高速电路大量使用对输入端噪声特别敏感的动态电路（参考文献2）。存在两种由串扰引起的错误，即短暂性错误与逻辑性错误。短暂性错误是指由串扰造成的时延偏差，而逻辑性错误则源自动态电路中不正确的估计（参考文献3）。本文主要讨论由串扰引起的逻辑性错误，设计者可使用接收信号误码率 (BER) 来量化逻辑性错误。
　　在采用双向传输的任何封闭回路中都无法避免串扰，但如果您遵循良好的射频设计规则，则可以极大地减少串扰噪 声的危害。由于技术的进步允许采用更小及更快的电子器件，因此您必须将更多的精力放在串扰隔离的设计上，以便保持未来通信系统所要求的高电平信号完整性。

　　量化串扰
　　直接测量串扰是一件非常困难的事情。电路拓扑、阻抗电平、物理布局与IC技术等，都是影响串扰强度的关键因素。差分电路拓扑越来越普及，因为它具有较强的抗串扰性，且与参考接地（单端）电路相比具有更大的动态范围。但由于缺乏的差分测量能力，因此测量、模拟或预测两个复杂电路之间的串扰相当困难，甚至不可能。
　　一种解决这一难题的方法是使用PMVNA（纯模式矢量网络分析仪）直接进行测量，它可以按照混合模式散射参数来测量设备的差模与共模响应。即使在串扰超出电磁模拟器建模能力的情况下，地捕获混合模式S参数亦可实现对差分电路之间射频串扰的直接测量（参考文献4）。这种方法虽然很有效，但它需要昂贵的设备以及直接接通被测电路。
　　为了放大串扰的可视效应，您可以采用以下三种方法中的任何一种：关闭主（被监视的）信号、关闭串扰源或产生人工串扰（参考文献5）。您可以用一个较短的低电感连接将其驱动电路短路接地来关闭主信号。短路非常关键，因为如果让驱动电路保持开路会使互感引起的噪声消失。随着输出驱动电路的关闭，串扰应该能明显地显现出来。
　　您可以通过切断干扰线路或短路干扰源驱动电路来使串扰源不起作用；在上述任何一种情况下，您都必须切断电流汲取。随着主驱动电路的启动，您可以观察到启动前后的波形；在具有数学功能的数字示波器上，通过波形调整和减法运算可获得差分值。通过用已知上升时间的阶跃函数来取代干扰驱动电路，您就可以产生人工串扰；串扰与受影响的网络上产生的dV/dt成正比。这是一个向印制电路板安装组件之前应该采用的测试过程，以便您能隔离和确定串扰源。

　　另一种方法：BER测量

　　这些试验需要拆卸或部分破坏被测设备 (DUT) ，从而改变串扰产生的环境。尽管这些方法可提供确定串扰源的手段，但它们并不提供您希望知道的有关串扰的情况，即串扰引起的相对性能恶化。不过有比这更好的办法。利用几台通常可在一个配备良好的通信模块开发试验室中找到的设备，您就可通过测量真正有用的数据来间接地完成串扰测量，即由数据发送路径的串扰所造成的数据接收路径的灵敏度降低。
　　以下3个实际测量例子即代表了目前可用的高速通信模块的典型情况：一个2.5Gbps的光纤收发器、一个10Gbps的串行收发器芯片与一个10Gbps的光纤转发器。尽管这些例子并不能涵盖每一种应用，但它们可以作为您能方便地运用到其他模块上的测量方法的基础。
　　每个例子都采用类似方法。对于严格在电气域工作的模块来说，测试需要一个精密的参考时钟、一个串行线速测试图形发生器、一个电衰减器、一个可变相位延迟元件、一个时钟及数据恢复(CDR) 部件以及一个串行误码率测试器 (BERT)。在2.5Gbps及2.5Gbps以上的线速上，模块还可能包含光学器件。即要求有其他硬件：一个光发射器、光衰减器与光功率计。
　　要求多个制造商共同协作来保证互换性与互操作性的多源协定 (MSA) 规定了2.5Gbps光纤串行收发器的形式与功能。利用对线速及CDR少量的修改，其串扰性能恶化测量设置可用来测试此MSA协定所涵盖的155Mbps至4.25Gbps的收发器（图2）。您可以将可插拔的DUT插入测试板上的一个盒子中。在此例中，该设备光接收器的输入为一个由2.488Gbps测试图形发生器驱动的1310nm的激光发射器。

　　

　　
　　测试图形为一个伪随机二进制序列 (PRBS)，它有一个大小为231-1的种

  

参考文献:

[1]. MSA datasheet https://www.dzsc.com/datasheet/MSA_1580912.html.