工程师必看!贴片晶振电路图7个设计要求

发布时间:2022/9/16 16:18:16

硬件工程师是不是遇到过这些晶振电路设计问题?布线、电容匹配、防干扰等等。扬兴晶振厂家给大家提供几点贴片晶振原理图基础设计要求,满足以下几大要求,基本上就可以设计出合适的SMD晶振原理图!

1、在PCB设计时,石英晶体的外壳必须接地,可以防止晶振的向往辐射,也可以屏蔽外来的干扰。晶振下面要铺地,可以防止干扰其他层。因为有些工程师在布多层板的时候,顶层和底层不铺地,但是建议晶振所在那一块铺上地。
2、贴片晶振电源去耦非常重要,建议加磁珠,去耦电容选三个,容值递减。时钟输出管脚加匹配,具体匹配阻值,可根据测试结果而定。
3、晶振底下不要布线,周围5mm的范围内不要布线和其他元器件,主要是防止石英晶体干扰其他布线和器件。
4、加了一个电容后,容值要小(加大了有什么结果,可以试一试),构成了yi级低通滤波,电阻、电容的选择,根据具体测试结果而定。
5、当然时钟线尽量要短。如果不想让时钟线走一路干扰一路,那就布短吧。
6、石英晶体谐振器不要布在板子的边缘,因为为了安全考虑,板卡的地和金属外壳或者机械结构常常是连在一起的,这个地我们暂且叫做参考接地板,如果晶振布在板卡的边缘,晶振与参考接地板会形成电场分布,而板卡的边缘常常是有很多线缆,当线缆穿过晶振和参考接地板的电场是,线缆被干扰了。
7、晶振布在离边缘远的地方,贴片晶振与参考接地板的电场分布被PCB板的GND分割了,分布到参考接地板电场大大减小。

上一篇:PCB板、晶振和电流,三者是什么关系?
下一篇:初步判断晶体不起振时该如何解决