350亿个晶体管：赛灵思推出FPGA

　　的FPGA供应商Xilinx宣布，推出容量的FPGA产品——Virtex UltraScale+ VU19P。
　　据介绍，这个使用台积电16nm工艺打造的FPGA拥有350亿个晶体管、900万个系统逻辑单元、每秒高达1.5 Terabit的DDR4存储器带宽、每秒高达f 4.5 Terabit的收发器带宽和过2,000个用户I/O。
　　这个有史以来单颗芯片拥有逻辑密度和I/O数量的FPGA能够为未来ASIC和SoC技术的模拟与原型设计提供支持；同时，也将广泛支持测试测量、计算、网络、航空航天和国防等相关应用。
　　尤其是在对人工智能 (AI)、机器学习 (ML)、视频处理和传感器融合等领域的算法支持方面。相比上一代业界容量FPGA ( 20 nm 的 UltraScale 440 FPGA ) ，VU19P将容量扩大了1.6倍。
　　我们知道，在现代的芯片设计中，利用FPGA来做相关的设计验证是当中很重要的一环。但过去几年，因为人工智能/机器学习, 5G, 汽车 , 视觉,和 超大规模 ASIC及SoC需求的增加，待验证芯片的增长速度，于用于验证的FPGA容量的提升。那就意味着我们如果想实现相关的设计的验证，就不得不把设计拆分成几个部分，在不多个FPGA上验证。这样不但会给方案部署带来严峻的挑战，也给开发者带来了巨大的成本压力。但在大容量的新FPGA面世之后，相应问题会获得一定程度的缓解。
　　赛灵思产品线市场营销与管理总监Sumit Shah表示：“VU19P不仅能帮助开发者加速硬件验证，还能助其在ASIC或SoC可用之前就能提前进行软件集成。VU 19P是赛灵思刷新世界记录的第三代FPGA。代是 Virtex-7 2000T，第二代是Virtex UltraScale VU440，现在是第三代 VirtexUltraScale+ VU19P。VU19P所带来的不仅仅是的芯片技术，同时我们还为之提供了可靠且业经验证的工具流和IP支持。”
　　他们进一步指出，通过一系列调试工具、可视化工具和IP支持，VU19P为客户快速设计和验证新一代应用与技术提供了一个全面的开发平台。软硬件协同验证支持开发者在取得实体器件之前就能提前着手启动软件与定制功能的实现。此外，通过使用赛灵思Vivado?设计套件，可以协同优化设计流程，从而降低成本、减轻流片风险、提高效率并加速产品上市进程。
　　ARM设计服务总监Tran Nguyen也强调：“ARM依靠赛灵思器件作为验证我们新一代处理器IP和SoC技术的工艺。全新推出的VU19P将支持Arm及 我们生态系统中的众多其他合作伙伴，加速实现设计、开发和验证我们最宏伟的技术路线图。”